Translation

PATENT COOPERATION TREATY





INTERNATIONAL PRELIMINARY EXAMINATION REPORT

(PCT Article 36 and Rule 70)

applicant's or agent's file reference 24869-PCT	FOR FURTHER ACTIO	ON SeeNotificat Examination	tionofTransmittalofInternational Preliminary 1 Report (Form PCT/IPEA/416)		
nternational application No.	International filing date (a	lay/month/year)	Priority date (day/month/year)		
PCT/JP02/11243	29 October 2002				
nternational Patent Classification (IPC) o G06F 11/20, 15/177, 3/00	r national classification and IF				
Applicant	KABUSHIKI KAI	SHA FORKS			
This international preliminary examples and is transmitted to the applicant and	amination report has been pre according to Article 36.	pared by this Inte	rnational Preliminary Examining Authority		
2. This REPORT consists of a tota	of 4 sheets, in	cluding this cover	sheet.		
This report is also accom amended and are the base 70.16 and Section 607 of	panied by ANNEXES, i.e., she is for this report and/or sheets the Administrative Instruction	eets of the descrip containing rectifi as under the PCT)	tion, claims and/or drawings which have been cations made before this Authority (see Rule		
These annexes consist of	eets.				
3. This report contains indications	relating to the following item	5 :			
I Basis of the rep	ort				
II Priority					
III Non-establishn	Non-establishment of opinion with regard to novelty, inventive step and industrial applicability				
Lack of unity of	Lack of unity of invention				
	V Reasoned statement under Article 35(2) with regard to novelty, inventive step or industrial applicability; citations and explanations supporting such statement				
VI Certain docum	VI Certain documents cited				
VII Certain defects in the international app		n			
VII Certain observations on the international application					
Date of submission of the demand		Date of completi			
28 July 2003 (2	8.07.03)	2	28 August 2003 (28.08.2003)		
Name and mailing address of the IPE	A/JP	Authorized offic	per		
Facsimile No.		Telephone No.			

INTERNATIONAL PRELIMINARY EXAMINATION REPORT

Inter. hal application No.

PCT/JP02/11243

	s of the report		
1. Witi	h regard to the elements of the international application	1:*	
	the international application as originally filed		
\boxtimes	the description:		
	pages	1-2,5-10	an originally filed
	macaa		, as originally filed , filed with the demand
	pages		, mod with the demand
\boxtimes	the claims:		
	pages		og opinimalla. St. d
	pages 1-4	, as amended (together y	, as originally filed
	pages		, filed with the demand
	pages	, filed with the letter of	
\boxtimes	the drawings:		
	pages	1-5	, as originally filed
	pages	· · · · · · · · · · · · · · · · · · ·	
	pages	, filed with the letter of	, mod with the definition
t	the sequence listing part of the description:		
	2000		
	pages		, as originally filed
	pages	filed with the letter of	, filed with the demand
These	regard to the language, all the elements marked above atternational application was filed, unless otherwise indice elements were available or furnished to this Authority the language of a translation furnished for the purpose the language of publication of the international application the language of the translation furnished for the purpor 55.3). regard to any nucleotide and/or amino acid seconiary examination was carried out on the basis of the scontained in the international application in written for filed together with the international application in comfurnished subsequently to this Authority in written for furnished subsequently to this Authority in computer of the statement that the subsequently furnished wrinternational application as filed has been furnished. The statement that the information recorded in combeen furnished.	rin the following language es of international search (under Rule sation (under Rule 48.3(b)). poses of international preliminary ex- quence disclosed in the internation sequence listing: rm. puter readable form. m. readable form. readable form.	which is: 23.1(b)). Examination (under Rule 55.2 and/ nal application, the international
Replace in this and 70.	The amendments have resulted in the cancellation of: the description, pages the claims, Nos. 5 the drawings, sheets/fig This report has been established as if (some of) the ampeyond the disclosure as filed, as indicated in the Supplement sheets which have been furnished to the receiving report as "originally filed" and are not annexed in 17). Indiacement sheet containing such amendments must be replacement sheet containing such amendments must be reported.	nendments had not been made, since emental Box (Rule 70.2(c)).** and Office in response to an invitation to this report since they do not compare the second content of the second content of the second content of the second content of the second content since the second content of the	under Article 14 are referred to ontain amendments (Rule 70.16

tatement			
Novelty (N)	Claims	1-4	YE
	Claims		NO
Inventive step (IS)	Claims	1-4	YE
	Claims		NO
Industrial applicability (IA)	Claims	1-4	YE
	Claims		NO

2. Citations and explanations .

Document 1: JP 60-221863 A (Matsushita Communication Industrial Co., Ltd.), November 6, 1985

Document 2: JP 3-75836 A (Fujitsu Ltd.), March 29, 1991

Document 3: JP 2002-269029 A (NEC Corp.), September 20, 2002

Claims 1-4

None of documents 1-3 cited in the ISR describes, in a case where a system controller comprising a bus arbiter and a non-volatile memory fails when the CPU board on the bus accesses said non-volatile memory, providing use rights for a bus in accordance with the request of other CPU boards simultaneously performing the same process, nor is this obvious to a person skilled in the art.

INTERNATIONAL PREMINARY EXAMINATION REPORT

Inter al application No.
PCT/JP02/11243

VII. Certain	defects in	the intern	ational a	pplication
--------------	------------	------------	-----------	------------

The following defects in the form or contents of the international application have been noted:

The description "122 is ... a bus arbiter" (specification page 5, lines 1-4) and the description "bus arbiter 122" (same page, lines 4, 14; page 6, lines 3, 6-7, 11) do not correspond with the legend for "bus arbiter 104" in Fig. 1. (Fig. 2 has "bus arbiter 122".)



What is claimed is:

1. A system controller employing a center arbitration method for controlling a bus capable of detaching devices from and attaching the detached devices to the bus again as power being supplied, comprising:

a bus arbiter; and

5

10

15

20

25

30

a non-volatile memory, wherein:

said system controller has only periodically executed functions and passive functions.

2. A control system comprising:

a system controller comprising a bus arbiter and a non-volatile memory and having only periodically executed functions and passive functions; and

a bus having a center arbitration method from which devices can be detached and to which the detached devices can be attached again as power being supplied.

- 3. The control system according to claim 2, wherein: said bus is a PCI bus or a compact PCI bus.
- 4. The control system according to claim 2, wherein: said devices include a plurality of CPU boards; and said boards execute the same processes synchronously.
- 5. A system control method for controlling a control system, said control system comprising:

a system controller comprising a bus arbiter and a non-volatile memory and having only periodically executed functions and passive functions;

a bus employing a center arbitration method from which devices can be detached and to which the devices can be attached again as power being supplied; and

a plurality of devices arranged on said bus, wherein:

one of said devices is assigned the right to use said bus by said bus arbiter and accesses to said non-volatile memory so that processed data by said assigned device are reflected to said non-volatile memory;

the moment said assigned device is down, said bus arbiter assigns the right to use said bus to other device which succeeds to processes of the down device, and

the system is restored by detaching said down device from said bus and attaching said detached device to said bus again as power for the whole system being supplied.

5

AMENDMENTS IN CLAIMS

[Received by the International Bureau on May 26, 2003 (26.05.03); Originally filed Claims 1 to 4 are amended; Claim 5 is withdrawn.

1. (Amended) A control system comprising:

5

10

15

20

a system controller comprising a bus arbiter and a non-volatile memory and having only periodically executed functions and passive functions;

a bus employing a center arbitration method, from which devices can be detached and to which the detached devices can be attached again as power being supplied; and

a plurality of CPU boards which execute the same processes synchronously, as devices arranged on said bus, wherein:

said system controller control the system to continue processes only by periodically executed functions and passive functions of a hardware structure of the system such that when one of said CPU boards on said bus is down while accessing to said non-volatile memory, said system controller assigns the right to use said bus to other CPU board according to a requirement from said other CPU board; and

even if one of the CPU board is down, the system is restored by detaching said down CPU board from said bus and attaching said detached CPU board to said bus again as power for the whole system being supplied.

- 2. (Amended) The system controller according to claim 1 further comprising a duplex power source system having a plurality of power sources, wherein:
- even if one of the CPU boards or power sources is down, the system is restored by detaching said down CPU board or said down power source from said bus and attaching said detached CPU board or said detached power source to said bus again as power for the whole system being supplied.
- 3. (Amended) The system controller according to claim 2 further comprising a duplex IO board system having a plurality of IO boards, wherein:

said system controller control the system to continue processes only by periodically executed functions and passive functions of the hardware structure of the system such that when one of said CPU boards or one of said IO boards on said bus is down while accessing to said non-volatile memory, said system controller assigns the right to use said bus to other CPU board or other IO board of said duplex IO board system according to a requirement from said other CPU board or said other IO board; and

even if either one of the CPU boards, the IO boards or the power sources is down, the system is restored by detaching said down CPU board, down IO board or down power source from said bus and attaching said detached device to said bus again as power for the whole system being supplied.

- 4. (Amended) A system control method for controlling a control system, said control system comprising:
- a system controller comprising a bus arbiter and a non-volatile memory and having only periodically executed functions and passive functions;
- a bus employing a center arbitration method from which devices can be detached and to which the detached devices can be attached again as power being supplied; and
- a plurality of CPU boards which execute the same processes synchronously as devices arranged on said bus, wherein:

when one of said CPU boards on said bus is down while accessing to said non-volatile memory, said system controller assigns the right to use said bus to other CPU board according to a requirement from said other CPU board so as to continue processing; and

said control system is restored by detaching said down CPU board from said bus and attaching said detached CPU board to said bus again as power for the whole system being supplied.

25

5

10

15

SUPPORTING STATEMENT UNDER ARTICLE 19(i)

Claim 1 is amended in order to specify the features of the invention more clearly such that the control system comprising: a system controller comprising a bus arbiter and a non-volatile memory and having only periodically executed functions and passive functions; a bus employing a center arbitration method, from which devices can be detached or to which the devices can be attached as power being supplied; and a plurality of CPU boards which execute the same processes synchronously, as devices arranged on said bus, wherein: even if one of the CPU board is down, processing in the system is continued by only functions of the hardware structure so that the system is restored by detaching said down CPU board from said bus and attaching said CPU board to said bus again as power for the whole system being supplied.

5

10

15

20

25

Cited reference JP60-221863 discloses devices share a memory by functions of a hardware structure, but does not disclose an arrangement to continue processing in the system when one of the devices is down.

Cited reference JP3-75836 discloses an arrangement to continue processing as succeeding data at a time when a system crashes, but the arrangement is attained by controlling software. It does not disclose a hardware structure to run a plurality of CPU boards to execute the same processes synchronously and all processed results except one CPU board are excluded by a bus.

Cited reference JP2002-269029 also does not disclose a hardware structure to run a plurality of CPU boards to execute the same processes synchronously and all processed results except one CPU board are excluded by a bus.

特 許 協 力 条 約

PCT

国際予備審查報告

(法第12条、法施行規則第56条) [PCT36条及びPCT規則70]

REC'D	15	SEP	2003
WIPO)		PCT

出願人又は代理人 今後の手続きについては、国際予備審査報告の送付通知(様式PCT/IPEA/416)を参照すること。							
国際出願番号 PCT/JP02/11243 国際出願日 (日.月.年) 29.10.02 優先日 (日.月.年)							
国際特許分類 (IPC) Int. Cl' G06	F11/20, G06F15/177,	G06F3/00					
出願人 (氏名又は名称) 株式会社フォークス							
2. この国際予備審査報告は、この表 図 この国際予備審査報告には、 査機関に対してした訂正を含	and the second of the second o						
(PCT規則70.16及びPCT この附属書類は、全部で	Γ実施細則第607号参照) 5ページである。						
3. この国際予備審査報告は、次の内	容を含む。						
I 図 国際予備審査報告の基礎	D						
Ⅱ □ 優先権	Attrice of	· *却什么了/brb					
	Ⅲ X 新規性、進歩性又は産業上の利用可能性についての国際予備審査報告の不作成						
 Ⅳ ☑ 発明の単一性の欠如 V ☑ PCT35条(2)に規定する新規性、進歩性又は産業上の利用可能性についての見解、それを裏付けるための文献及び説明 Ⅵ ☑ ある種の引用文献 							
- Ⅷ 🛛 国際出願の不備	Ⅷ 図 国際出願の不備						
電 国際出願に対する意見 ,							
国際予備審査の請求書を受理した日	国際予備審査報行	告を作成した日					



国際出願番号 PCT/JP02/11243

I.	[3	国際予備審査幸	報告の基礎				
1.	1. この国際予備審査報告は下記の出願書類に基づいて作成された。(法第6条(PCT14条)の規定に基づく命令に 応答するために提出された差し替え用紙は、この報告書において「出願時」とし、本報告書には添付しない。 PCT規則70.16,70.17)						
		出願時の国際	条出願書類				
	X	明細書 明細書 明細書	第 <u>1-2, 5-10</u> ペー: 第 <u>3, 4, 4/1</u> ペー:	ジ、国	出願時に提出されたもの 国際予備審査の請求書と共に提出されたもの 付の書簡と共に提出されたもの		
	X	請求の範囲 請求の範囲 請求の範囲 請求の範囲	第 項、	F	出願時に提出されたもの PCT19条の規定に基づき補正されたもの 国際予備審査の請求書と共に提出されたもの 付の書簡と共に提出されたもの		
	X	図面 図面 図面	第 ペー:	, —, -	出願時に提出されたもの 国際予備審査の請求書と共に提出されたもの 付の書簡と共に提出されたもの		
		明細書の配列	列表の部分 第 ペー・ 列表の部分 第 ペー・ 列表の部分 第 ペー・	ジ、	出願時に提出されたもの 国際予備審査の請求書と共に提出されたもの 付の書簡と共に提出されたもの		
2.	-	上記の出願書類	質の言語は、下記に示す場合を除くほ	か、この国	国際出願の言語である。		
	-	上記の書類は、	下記の言語である	語である。			
]	PCT規	のために提出されたPCT規則23.10 L則48.3(b)にいう国際公開の言語 審査のために提出されたPCT規則5		*		
3.		ー この国際出願に	は、ヌクレオチド又はアミノ酸配列を	含んでおり	 次の配列表に基づき国際予備審査報告を行った。 		
	□ この国際出願に含まれる書面による配列表 □ この国際出願と共に提出された磁気ディスクによる配列表 □ 出願後に、この国際予備審査(または調査)機関に提出された磁気ディスクによる配列表 □ 出願後に、この国際予備審査(または調査)機関に提出された磁気ディスクによる配列表 □ 出願後に提出した書面による配列表が出願時における国際出願の開示の範囲を超える事項を含まない旨の陳述書の提出があった □ 書面による配列表に記載した配列と磁気ディスクによる配列表に記録した配列が同一である旨の陳述書の提出があった。						
4.		甫正により、「 明細書 請求の範囲 図面	下記の售類が削除された。 第ペー: 第	ジ _ ページ/			
5.	5. □ この国際予備審査報告は、補充欄に示したように、補正が出願時における開示の範囲を越えてされたものと認められるので、その補正がされなかったものとして作成した。(PCT規則70.2(c) この補正を含む差し替え用紙は上記1. における判断の際に考慮しなければならず、本報告に添付する。)						
-							



国際予備審査報告

国際出願番号 PCT/JP02/11243

V. 新規性、進歩性又は産業上の利用可能性に 文献及び説明	ついての法第12条(P(C T 3 5 条(2))に定める見角	遅、それを裏付ける
1. 見解			
新規性(N)	請求の範囲 請求の範囲	1-4	有 無
進歩性(IS)	請求の範囲	1-4	
産業上の利用可能性(IA)	請求の範囲 請求の範囲	1-4	
2. 文献及び説明 (PCT規則70.7)			
文献1: JP 60-2218 1985. 11. 06 文献2: JP 3-75836 文献3: JP 2002-26 2002. 09. 20	A(富士通株式:	会社), 1991. (03.29
請求の範囲1-4			-
バスアービタと不揮発性メモリボードが前記不揮発性メモリをアで行っている他のCPUボードの登報告に引用された文献1-3の自明なものでもない。	クセス中にダウン 要求に応じてバス	した場合に、同一のタ の使用権を与えるこ	処理を同期し とは、国際調
		·	
·			
		•	•

国際予備審查報告

国際出願番号 PCT/JP02/11243

VII. 国際出願の不備

この国際出願の形式又は内容について、次の不備を発見した。

明細書第5頁第1-4行目の「122は・・・バスアービタである」との記載、並びに、同頁第4行目、同頁第14行目、第6頁第3行目、同頁6-7行目及び11行目の「バスアービタ122」との記載と、第1図の「バスアービタ104」との図番が対応しない。(第2図では「バスアービタ122」となっている。)

また、複数のCPUが共通メモリを用いる場合には、高価なリフレクトメモリを用いることでさらに費用がかさむといった問題もあった。

この発明は叙上の点に着目して成されたもので、主として安価で安定性が高く、ダウンした際の情報、履歴を全て保存し、タイムラグのない処理の切り替えが可能なシステムコントローラ、コントロールシステムおよびシステムコントロール方法を提供することを目的とする。


発明の開示

5

25

以下に、この発明の技術内容を開示する。

- (1)バスアービタと不揮発性メモリとを備え、定期的な機能および受動的な機能のみを有するシステムコントローラと、センターアービトレーション方式で、かつ電源投入したままデバイスの抜き挿しが可能なバスと、前記バス上のデバイスとして、同一の処理を同期して行う複数のCPUボードとを有し、前記システムコントローラは、前記バス上のCPUボードが前記不揮発性メモリにアクセス中にダウンした場合、同一の処理を同期して行っている他のCPUボードの要求に応じてバスの使用権を与えることで、ハードウェア構造の定期的な機能および受動的な機能のみによって処理の続行を可能に制御し、かつ前記CPUボードがダウンしても、システム全体の電源は投入したままダウンしたCPUボードを抜き挿しして復旧できることを特徴とするコントロールシステム。
 - (2)前記(1)項記載のコントロールシステムにおいて、二重化電源を有し、前記CPUボード、前記電源のいずれがダウンしても、システム全体の電源は投入したままダウンしたCPUボード、または電源を抜き挿しして復旧できることを特徴とするコントロールシステム。
 - (3) 前記(2) 項記載のコントロールシステムにおいて、前記バス



上のデバイスとして、二重化したIOボードを有し、前記システムコントローラは、前記バス上のCPUボードまたはIOボードが前記不揮発性メモリにアクセス中にダウンした場合、同一の処理を同期して行っている他のCPUボードまたは二重化した他のIOボードの要求に応じてバスの使用権を与えることで、ハードウェア構造の定期的な機能および受動的な機能のみによって処理の続行を可能に制御し、かつ前記CPUボード、前記IOボード、前記電源のいずれがダウンしても、システム全体の電源は投入したままダウンしたCPUボード、またはIOボード、または電源を抜き挿しして復旧できることを特徴とするコントロールシステム。

(4) バスアービタと不揮発性メモリとを備え、定期的な機能および受動的な機能のみを有するシステムコントローラと、センターアービトレーション方式で、かつ電源投入したままデバイスの抜き挿しが可能なバスと、前記バス上のデバイスとして、同一の処理を同期して行う複数のCPUボードとを有するコントロールシステムのシステムコントロール方法であって、前記バス上のCPUボードが前記不揮発性メモリにアクセス中にダウンすると、前記システムコントローラが同一の処理を同期して行っている他のCPUボードの要求に応じてバスの使用権を与え、処理を続行させ、システム全体の電源は投入したままダウンしたCPUボードを抜き挿しして復旧させることを特徴とするシステムコントロール方法。

図面の簡単な説明

5

10

15

20

第1図は、本発明に係るコントロールシステムの概略構成を示すブ 25 ロック図、第2図は、本発明の実施例におけるシステムコントローラの 構成を示すブロック図、第3図は、本発明を用いたノンストップコント ロールシステムを示す図、第4図は、本発明に係るシステムコントロール方法を示すフローチャート、第5図は、従来の技術の概略を示すブロック図をそれぞれ示す。

5 発明を実施するための最良の形態

この発明をより詳細に説述するために、添付図面に従ってこれを説明する。

第1図~第4図を用いて本発明の実施例を説明する。

第1図は、本発明に係るコントロールシステムの概略構成を示すブ 10 ロック図である。

第1図において、101は、クロック送出、バスアービタ、リセット送出、IDSEL送出等、定期的な機能および受動的な (パッシブな)機能のみを有するシステムコントローラ、102は、共通バス201上のデバイスからアクセス可能なSRAM等の不揮発性メモリ、103は

請求の範囲

1. (補正後)バスアービタと不揮発性メモリとを備え、定期的な機能および受動的な機能のみを有するシステムコントローラと、

センターアービトレーション方式で、かつ電源投入したままデバイスの 抜き挿しが可能なバスと、

5

10

15

20

25

前記バス上のデバイスとして、同一の処理を同期して行う複数のCPU ボードとを有し、

前記システムコントローラは、前記バス上のCPUボードが前記不揮発性メモリにアクセス中にダウンした場合、同一の処理を同期して行っている他のCPUボードの要求に応じてバスの使用権を与えることで、ハードウェア構造の定期的な機能および受動的な機能のみによって処理の続行を可能に制御し、

かつ前記CPUボードがダウンしても、システム全体の電源は投入したままダウンしたCPUボードを抜き挿しして復旧できることを特徴とするコントロールシステム。

2. (補正後)請求項1記載のコントロールシステムにおいて、 二重化電源を有し、

前記CPUボード、前記電源のいずれがダウンしても、システム全体の電源は投入したままダウンしたCPUボード、または電源を抜き挿しして復旧できることを特徴とするコントロールシステム。

3. (補正後)請求項2記載のコントロールシステムにおいて、前記バス上のデバイスとして、二重化したIOボードを有し、前記システムコントローラは、前記バス上のCPUボードまたはIOボードが前記不揮発性メモリにアクセス中にダウンした場合、同一の処理を同期して行っている他のCPUボードまたは二重化した他のIOボードの要求に応じてバスの使用権を与えることで、ハードウェア構造

の定期的な機能および受動的な機能のみによって処理の続行を可能に制御し、

かつ前記CPUボード、前記IOボード、前記電源のいずれがダウンしても、システム全体の電源は投入したままダウンしたCPUボード、またはIOボード、または電源を抜き挿しして復旧できることを特徴とするコントロールシステム。

5

10

4. (補正後) バスアービタと不揮発性メモリとを備え、定期的な機能および受動的な機能のみを有するシステムコントローラと、

センターアービトレーション方式で、かつ電源投入したままデバイスの 抜き挿しが可能なバスと、

前記バス上のデバイスとして、同一の処理を同期して行う複数のCPU ボードとを有するコントロールシステムのシステムコントロール方法で あって、

前記バス上のCPUボードが前記不揮発性メモリにアクセス中にダウン すると、前記システムコントローラが同一の処理を同期して行っている 他のCPUボードの要求に応じてバスの使用権を与え、処理を続行させ、 システム全体の電源は投入したままダウンしたCPUボードを抜き挿し して復旧させることを特徴とするシステムコントロール方法。